

UNIVERSITI SAINS MALAYSIA

Peperiksaan Semester Kedua
Sidang Akademik 1997/98

Februari 1998

EEE 242 - Elektronik Analog II

Masa : [3 jam]

ARAHAN KEPADA CALON :

Sila pastikan bahawa kertas peperiksaan ini mengandungi **SEPULUH (10)** muka surat bercetak dan **TUJUH (7)** soalan sebelum anda memulakan peperiksaan ini.

Kertas soalan ini mengandungi dua bahagian, **Bahagian A** dan **Bahagian B**

Jawab **LIMA (5)** soalan.

Gunakan dua buku jawapan yang diberikan supaya jawapan-jawapan bagi soalan-soalan **Bahagian A adalah di dalam satu buku jawapan** dan bagi **Bahagian B di dalam buku jawapan yang lain.**

Agihan markah bagi soalan diberikan di sut sebelah kanan soalan berkenaan.

Jawab semua soalan di dalam Bahasa Malaysia.

...2/-

Bahagian A

1. (a) Salah satu ciri terpenting bagi suatu penguat kendalian (opamp) adalah kebolehan menguati dengan besar voltan-voltan kebezaan di antara kedua terminal masukannya manakala menguati dengan kecil voltan sepunya pada kedua terminal masukannya.

Dengan mengambil kira kedua-dua isyarat kebezaan dan sepunya, menghasilkan persamaan bagi voltan keluaran dalam sebutan V_d , V_c , A_d , A_c dan CMRR.

(30%)


- (b) Tentukan voltan keluaran bagi suatu opamp, $A_d = 4000$, yang dikenakan voltan masukan $V_{i_1} = 150\mu V$, $V_{i_2} = 140\mu V$ bagi nilai CMRR

- (i) 100
(ii) 10,000

(20%)

- (c) (i) Nyatakan takrifan bagi kadar slu.

(10%)



Rajah 1

...3/-

Bagi masukan $V_i = 50\text{mV}$, tentukan frekuensi maksimum yang boleh digunakan oleh litar dalam Rajah 1 tanpa herotan.

(40%)


2. (a) Rekabentuk penguat 3 peringkat menggunakan suatu kuad LM214 (opamp) dengan untung peringkat-peringkat: +15, -22 dan -30. AOL bagi LM214 adalah 100,000.

Gunakan perintang suapbalik, $R_F = 420\Omega$ bagi semua peringkat.

Tentukan voltan keluaran jika masukan $V_i = 80\mu\text{V}$ bagi penguat di atas.

(40%)

- (b) Komputer analog dapat dihasilkan menggunakan opamp sebagai peranti utama. Untuk litar di bawah ini, hasilkan fungsi pindah $V_0(s)/V_1(s)$ dan tentukan pasangan 'pole-zero' bagi fungsi pindah tersebut.



(60%)

...4/-

3. (a) Terangkan bagaimana ayunan dapat dihasilkan menggunakan suatu litar suapbalik. Anggapkan voltan suapbalik diberikan oleh $V_f = \beta A V_i$. Nyatakan syarat-syarat yang diperlukan.

(20%)

- (b) Bagi suatu litar suapbalik, penguatan suapbalik diberikan oleh persamaan,
$$A_f = A / (1 + \beta A)$$

Terangkan operasi suatu pengayun yang berasaskan litar suapbalik seperti di atas.

(30%)

- (c) Rekabentuk suatu pengayun anjakan fasa menggunakan suatu FET dengan nilai-nilai berikut:

$$g_m = 5000 \mu S$$

$$r_d = 40 k\Omega$$

$$R = \text{rintangan suapbalik} \\ = 10 k\Omega$$


Pilih nilai C bagi operasi pengayun pada 1kHz dan R_D bagi $A > 29$ supaya ayunan dapat berlaku.

(50%)

...5/-

Bahagian B

4. (a) Lakar gelombang keluaran litar di Rajah 4.0 merujuk kepada V_i dan berikan penerangan ringkas mengenainya.



Rajah 4.0


(10%)

- (b) Terangkan bagaimana penguat kendalian (op-amp) beroperasi sebagai pembanding di antara dua isyarat yang disambung ke masukannya.

(20%)

...6/-

- (c) Terangkan operasi litar Rajah 4.1 dan lakarkan V_o merujuk kepada voltan masukan sinus di V_i .



Rajah 4.1


(40%)

- (d) Lakar rangkaian tangga (ladder-network) menggunakan perintang $15k\Omega$ dan $30k\Omega$. Jika voltan rujukan 12V digunakan, kira voltan keluaran sekiranya nilai masukan digitnya 11010.

(30%)

...7/-

5. (a) Rajah 5.0 menunjukkan litar pengatur voltan sesiri. Terangkan bagaimana litar itu berfungsi.




Rajah 5.0 - Litar Pengatur Sesiri

(30%)

- (b) Rujuk Rajah 5.0, sekiranya $V_i = 15V$, $R=260\Omega$, $V_z=10.0V$, $\beta=60$, $R_L=1.6k\Omega$ dan $V_{BE}=0.6V$. Kira V_o , V_{CE} dan I_R , I_L , I_B dan I_Z .

(40%)

- (c) Litar Rajah 5.1 lebih baik untuk mengawal V_o . Apakah yang berlaku bila V_o bertambah. Anggarkan V_o , bila $V_z=10V$, $R_2=22k\Omega$ dan $V_{BE2} = 0.7V$.




Rajah 5.1

(30%)

...8/-


6. (a) Kira voltan masukan minimum suatu penerus gelombang penuh menggunakan penapis kapasitor (lihat Rajah 6.0), bila disambungkan ke beban yang memerlukan arus 250mA.



(50%)

Rajah 6.0

- (b) Tentukan voltan teratur V_o merujuk kepada litar Rajah 6.1, jika nilai $R_1=240\Omega$ dan $R_2=1.8k\Omega$, $I_{ADJ}=120\mu A$ dan $V_{ref}=1.25V$.




(30%)

Rajah 6.1

...9/-


- (c) Anggarkan voltan V_o untuk Rajah 6.2 dan kira I_L .



Rajah 6.2

(20%)

7. (a) Rajah 7.0 menunjukkan simbol SCR.




Rajah 7.0

Lakarkan ciri SCR iaitu I_A melawan V_F dan berikan penerangan ringkas mengenai $V_{(BR)F}$, I_H , kawasan blok depan dan terbalik (forward and reverse blocking regions), voltan runtuh terbalik (reverse breakdown).

(40%)

...10/-

- (b) Litar dalam Rajah 7.1 menunjukkan SCR sebagai suis statik separuh gelombang.



Rajah 7.1

Lakarkan gelombang I_L dan terangkan operasi litar itu bila suis disambungkan ke diod D_1 .

(20%)

- (c) Lakar litar kawalan fasa rintangan - boleh ubah separuh gelombang (Half wave variable-resistance phase control) menggunakan SCR. Terangkan cara litar tersebut beroperasi.

(40%)

ooo0ooo